laporan akhir (percobaan 1)

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. rangkaiam

3. vidio simulasi

4. Analisa

5. Link Download

1. Jurnal [Kembali]
Berikut adalah jurnal dari gerbang logika dasar

2. Gambar rangkaian [Kembali]

berikut adalah gambar rangkaian simulasi

Gerbang logika NOT

Gerbang logika XOR

Gerbang logika XNOR

Gerbang logika NOR

Gerbang logika OR

Gerbang logika NAND

Gerbang logika AND

3. Vidio Simulasi [Kembali]
karena vidio melebihi batas maksimak untuk di upload maka vidio disajikan pada link download dibawah

4. Analisa[Kembali]

Percobaan 1

1.       Jelaskan prinsip kerja rangkaian  dalam dari masing-masing gerbang logika

a.       Gerbang AND

Kondisi keluaran (output) akan berlogic 1 apabilan semua masukan (inputan) bernilai  1. Dan apabila adal salah satu inputan bernilai 0 atau semuanya 0 makan keluarannya akan 0.

B0	B1	Output
1	1	1
1	o	0
0	1	0
0	0	0

b.      Gerbang NAND

Kondisi keluaran nya adalah not dari gerbang AND . output dari gerbang NAND akan berlogic 0 hanya apabila semua outpunya adalah 1

B0	B1	Output
1	1	0
1	o	1
0	1	1
0	0	1

c.       Gerbang OR

Kondisi output atau keluaran dari gerbang or akan berlogic 1 apabila salah satu atau semua inputan berlogic 1  dan akan berlogic 0 apabila semua inputan berlogic 0

B0	B1	Output
1	1	1
1	o	1
0	1	1
0	0	0

d.      Gerbang NOR

Adalah kondisi dimana ouputannya adalah kebalikan dari gerbang logic OR. Nilai output akan berkondisi logic 1 apabila semua inputannya berlogic 0. Dan apabila ada salah satu atau semua inputan berlogic 1 makan logic yang dihasilkan akan 0

B0	B1	Output
1	1	0
1	o	0
0	1	0
0	0	1

e.      Gerbang XOR

Gerbang XOR merupakan gerbang ekslusif  yang didalamnya merupakan gabungan dari beberapa gerbang logika. Pada gerbang logika ini output akan 1 apabila jika dijumlakan berjumlah ganjil dan akan berlogika 0 apabila jika dijumlakan bernilai genap.

B0	B1	Output
1	1	0
1	o	1
0	1	1
0	0	0

f.        Gerbang XNOR

Gerbang XOR merupakan gerbang ekslusif  yang didalamnya merupakan gabungan dari beberapa gerbang logika. Pada gerbang logika ini output akan 1 apabila jika dijumlakan berjumlah genap dan akan berlogika 0 apabila jika dijumlakan bernilai ganjil. Gerbang ini merupakan kebalikan dari gebang XOR

B0	B1	Output
1	1	1
1	o	0
0	1	0
0	0	1

2.       Apa pengaruh CLK saat dijadikan input rangkaian gerbang logika

Pada percobaan 1b B0 dihubungkan ke input clock sehingga nilai B0 terus berganti 01010 secara real time. Ourput dari masing-masing gerbang logika akan tergantung pada swich B1 yang logikanya bisa diganti-ganti secara tetap 1 atau 0. Misalnya pada gerbang AND, ketika B1 bernilia 0 maka outputnya akan bernilai 0 karena gerbang logika AND tidak pernah memenuhi kondisi 1-1. Sedangkan ketika B1 bernilai 1, maka output AND akan sesuai denga Clocknya karena nilai and bernilai 1 ketika clock berada pada nilai 1

5. Link Download[Kembali] 

download rangkaian DOWNLOAD

download html DOWNLOAD

download vidio DOWNLOAD1  DOWNLOAD2 DOWNLOAD3